<table cellspacing='0' cellpadding='0' border='0' ><tr><td style='font: inherit;'>Am o problema cu tema3. Pe calc meu imi ruleaza pana la sfarsitul
testului 4, insa pe site mi se blocheaza in testul 2 dupa swap_size cu
mesajul:<br><pre>/bin/sh: line 1:  2370 Killed                  ./test<br>make: *** [all] Error 137<br><br>Output-ul meu este urmatorul:<br><br>root@ade-desktop:~/Desktop/Test_vm_lin# make -f Makefile.checker <br>cc -Wall -g   -c -o test.o test.c<br>cc -Wall -g   -o test test.o -L. -lvm<br>export LD_LIBRARY_PATH=. &amp;&amp; ./test<br>test: more_phys...................................................passed<br>test: extra_virt..................................................passed<br>test: extra_phys..................................................passed<br>test: vend........................................................passed<br><br>test: init1.......................................................passed<br>test: ram_size....................................................passed<br>test: swap_size...................................................passed<br>test: vend1.......................................................passed<br>test:
 ram_closed..................................................passed<br>test: swap_closed.................................................passed<br>test: sig_closed..................................................passed<br><br>test: init2.......................................................passed<br>test: ram_size....................................................passed<br>test: swap_size...................................................passed<br>test: access......................................................passed<br>test: access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test:
 access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test:
 check_ram...................................................failed<br>test: access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: swap_ram_precheck...........................................failed<br>test: swap_check..................................................passed<br>test: swap_count..................................................failed<br>test: vend2.......................................................passed<br>test: ram_closed..................................................passed<br>test:
 swap_closed.................................................passed<br>test: sig_closed..................................................passed<br><br>test: init3.......................................................passed<br>test: ram_size....................................................passed<br>test: swap_size...................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: ram_clean...................................................passed<br>test:
 access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: swap_clean..................................................passed<br>test: vend3.......................................................passed<br>test: ram_closed..................................................passed<br>test: swap_closed.................................................passed<br>test: sig_closed..................................................passed<br><br>test: init4.......................................................passed<br>test:
 ram_size....................................................passed<br>test: swap_size...................................................passed<br>test: access......................................................passed<br>test: access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test:
 access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test:
 access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................failed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: check_ram...................................................failed<br>test: swap_clean..................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test:
 access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: access......................................................passed<br>test: swap_ram_precheck...........................................failed<br>test: swap_check..................................................passed<br>test: check_ram_poison............................................failed<br>test: vend4.......................................................passed<br>test: ram_closed..................................................passed<br>test: swap_closed.................................................passed<br>test: sig_closed..................................................passed<br><br>Imi puteti spune de ce se intampla asa??<br><br></pre></td></tr></table><br>